电子设计的接地技术有哪几种？

geeway

电子设计的接地技术有哪几种？
# h7 \( v2 I9 s3 o6 w- a# ?
+ P4 ^) H9 \- A% e6 P! {在电子设计中，最常碰到的技术就是电路板的接地，从最常见的单模拟电路回路接地、单纯的数字电路回路接地到模拟数字电路的混合接地，从这些接地的方式中无不显示着电子设计的发展。如果你设计的产品还有其他的要求，例如经过EMC的检测，电路板的信号频率比较高(信号的上升时间为10ns甚至更低的数量级)，那么，需要考虑的接地技术又要符合此时的因素。那么，今天就来分析说明下在这些因素的接地技术。

在分析电路板的接地技术之前，首先要明白一个原因，接地技术是为了提高电路稳定的因素之一。在电路设计中，通过各种接地技术来减小环路，就是这种方法之一。

现在简单说下减少地环路影响采取的技术。

A 采用光耦技术连接电路
在设计电路中，为了充分保护后级电路免予受到前面电路的影响，光耦隔离技术是常用的方法之一。这种设计中，可以很好的减少发送电路中对接受电路的影响，正是由于光耦的引入，大大减少了地环路对电路的影响。
, a* \1 o4 `( }+ D, g
B 采用隔离变压器技术连接电路
这种方法中，采用1:1的变压器，这样隔离了发送电路和接收电路。使接收电路的接地回路大大减小。

$ ^/ Y7 R4 X$ u$ R- o1 VC 采用共模扼流圈
在电路设计中，接收电路通过共模扼流圈与发射电路相连，这样，可以使接收电路的回路大大减小，同时，也为接收电路的EMC检测提供良好的技术支持。

D 采用平衡电路技术
2 l2 L; n1 [( z$ N" N7 l8 o9 g' L这种方法中，发送电路通常为多点并联的电源，通过各个相当于并联的模块电路，最后并联的各个模块并联单点接地。在平衡电路中，各个模块的电流流动互相不影响，从而提高系统的稳定性。
$ B6 @+ S- o. T$ v介绍完减小地环路的方法后，现在介绍下为了减少各种地的接地方法。

一、浮地技术
$ N# V& \0 _# r- d6 L在电子设计中，常用的一种方法是浮地技术，这种方法的电路板的信号地和外部的公共地不相连接，从而保证了电路的良好的隔离。电路与外部的地系统有良好的隔离，不易受外部地系统上干扰的影响，但是，电路上易积累静电从而产生静电干扰，有可能产生危险电压。小型低速(<1mhz)设备可以采用工作地浮地(或工作地单点接金属外壳)、金属外壳单点接大地。

' t" S* L9 F# x5 [二、串联单点接地
- P5 I* ^$ V  i) y8 u这种接地方法是公司大牛推荐的一种接地方法，由于其简单，在电路板设计中不用注意那么多，所以会使用的比较多。但是，这种电路容易存在共阻抗耦合，使各个电路模块相互影响。

三、并联单点接地
6 \8 [; {8 C1 l1 l  J1 p这种方法接地，虽然摆脱了串联单点接地的共阻抗耦合的问题，但是在实际的使用中，会引入接地线过多的烦心事，至于使用哪种，需要在实际的过程中综合评价。如果电路板面积允许，就使用并联模式，如果保持各个电路模块之间连接简单，那么采用串联模式。一般情况下，下载的板子中有电源模块，模拟电路模块，数字电路模块和保护电路模块，这种情况下，我采用并联单点接地的方法。
; d5 O6 r( |$ i
& b* ?0 S' Z2 ~! _; H" {四、多点接地
; |- j1 Y9 e4 A' H" Z. ~多点基地技术在日常的设计中会使用的比较多，在多模块电路设计中使用的更多，这种接地方法可以有效地减少高频干扰问题，但是，也容易产生地环路的设计问题，这设计中要充分考虑到这一点，提高系统设计的稳定性。小型高速(>10MHz)设备的工作地应与其金属机壳实现多点接地，接地点的间距应小于最高工作频率波长的1/20，且金属外壳单点接大地。

总之，在电子电路设计中，最重要的一点是减小电路的回路面积，这对提高电子设计稳定性和提高电子系统EMC设计有着重要的作用。在实际的设计中，通过综合评价以上的各种技术，通过灵活使用，以便达到提高系统稳定性的目的。
6 N3 f% S% X0 A- y# C) c
——————————————————————————————————————————————
! C8 B  _, \( Z8 q  i【深圳中科智慧电子】相关服务：PCB制板、PCB制造、PCB洗板、便宜制造手机板、HDI板制造、一阶HDI、二阶HDI、三阶HDI、Anylayer结构、高精密手机板制造、手机PCB、原装手机PCB、PCB打样、PCB快板、PCB生产、PCB洗板、电路板洗板、线路板洗板、电路板生产、电路板制板、线路板生产、线路板制造、深圳线路板、PCB、电路板、线路板、线路板制板、线路板厂
  u* S2 ~( ~- s  s: h
% p% l: w& [5 w1 p$ M
7 m; m$ d" P. v; J; B